Implementierung von Hochgeschwindigkeits-DDR3-Speichercontrollern in einem mittleren FPGA
Die Implementierung eines hohen DDR3-Speichercontrollers mit hoher Wirkungsgrade in einem FPGA ist eine gewaltige Aufgabe. Bis vor kurzem unterstützten nur wenige High-End-FPGAs die Bausteine, die für die zuverlässige Hochgeschwindigkeits-DDR3-Speichergeräte erforderlich sind. Es wird jedoch eine neue Generation von FPGAs mit mittlerer Reichweite entwickelt.
Dieses Weißbuch untersucht die Designherausforderungen und wie eine bestimmte FPGA -Familie, das Gitterp3, das DDR3 -Speicher -Controller -Design erleichtern kann.
Laden Sie diesen Whitepaper herunter, um mehr zu erfahren.
Weiterlesen
Mit dem Absenden dieses Formulars stimmen Sie zu Lattice Semiconductor Corporation Kontaktaufnahme mit Ihnen marketingbezogene E-Mails oder per Telefon. Sie können sich jederzeit abmelden. Lattice Semiconductor Corporation Webseiten u Mitteilungen unterliegen ihrer Datenschutzerklärung.
Indem Sie diese Ressource anfordern, stimmen Sie unseren Nutzungsbedingungen zu. Alle Daten sind geschützt durch unsere Datenschutzerklärung. Bei weiteren Fragen bitte mailen dataprotection@techpublishhub.com
Related Categories: Komponenten, Leistung
Weitere Ressourcen von Lattice Semiconductor Corporation
Entwerfen für niedrige Leistung
Der Stromverbrauch wird zu einer immer wichtigeren Variablen, wenn es um die Berechnung der OPEX- und CO2 -Fußabdruck für Telekommunikationsinfra...
Intelllegent-Erweiterung der Mikroprozessorko...
Unabhängig davon, ob sie CPUs, Mikromikroprozessoren oder Mikrocontroller sind, sind Mikroprozessoren eine unverzichtbare Komponente für das Desi...
Zuverlässige Reset -Erzeugung für Ti TMS320...
Jeder Mikroprozessor oder DSP benötigt eine Reset -Generatorschaltung oder IC, um zwei Funktionen auszuführen: (1) Starten Sie nach dem Einschalt...
