Systemebeneprüfung und Debugg von DDR3/4 -Speicherdesigns

Dieser Anwendungsnotiz bietet eine Einführung in die DDR -Speichertechnologie und erläutert häufige Herausforderungen, die sich auf die spezifische Art von DDR -Daten, Befehls- / Adressen- und Steuerbussen beziehen, und beschreibt die typischen Messungen zur Überprüfung und DDDR -Systemdesigns.
Das Papier erläutert die empfohlenen Testpunkte und den Zusammenhang der Oszilloskopsonden sowie die Kompensation der Effekte von DDR -Interposen durch Bedenken. Das Dokument beschreibt eine effiziente Überprüfung der Signalintegrität mit Augendiagrammmessungen, erweiterten Auslösen und TDR/TDT -Funktionalität. Angesichts der hohen Anzahl von Signallinien und der dynamischen Busabschließung hat SSN (gleichzeitiges Schaltgeräusch) einen signifikanten Effekt bei DDR -Speicherdesigns und die Signalintegrität sowie die Leistungsintegrität ist stark musterabhängig. Wir führen Techniken ein, um hohe Erfassungsraten zu erreichen und dazu beizutragen, die schlimmsten Szenarien effizient zu erkennen, was die Leistung des gesamten Speicherdesigns beeinflusst. Das Dokument enthält auch einen genauen Blick auf die Stromintegrität.
Das Dokument liefert Beispiele für Best Practice im Entwurfsprüfungs- und Debugging -Prozess und adressiert alle Systemdesigner und Testingenieure, die an DDR -Speicherdesigns arbeiten.