Neue Ansätze zur Hardwarebeschleunigung unter Verwendung von FPGAs mit Ultra -niedriger Dichte

Bitten Sie die Systemdesigner, die Probleme aufzulisten, mit denen sie konfrontiert sind - es spielt keine Rolle, ob sie mobile Verbraucher, Automobil-, Industrie-, Medizin- oder wissenschaftliche Anwendungen aufbauen - und erwähnen Sie zwangsläufig die Optimierung der Leistung des Wirtsprozessors. Es ist nicht überraschend. Die ereignisorientierte Architektur dieser MPUs ermöglicht es ihnen, Multitasking und neue Prioritäten zu behandeln, sobald sie auftreten. Aber da die Anzahl der I/A weiter steigt, stellt sie auch die Eskalation der Nachfrage nach Bandbreite.
Der heutige Host-MPUs beauftragt mit der Verwaltung einer breiteren Reihe von E/A sowie anderen systemweiten Befehls- und Kontrollfunktionen muss der heutige Host-MPUs über längere Zeiträume in Betrieb bleiben, wodurch wertvolle Macht und Berechnung von Ressourcen konsumiert werden.
Laden Sie diesen Whitepaper herunter, um mehr zu erfahren.